浅析晶振电路1MΩ电阻应用

一路上

前言

前两章和大家聊了 详解晶振的结构和制作流程 和 详解晶振构造和工作原理，本章我们进入的探究晶振电路。

在实际的产品电路设计中，我们会发现晶振电路，除了两个匹配电容之外，还偶尔会加一个并联的1M的电阻，经常我们会发出这样的疑问，为啥有些电路图中有这个电阻，有些电路图没有这个电阻？为啥要并联这个电阻？为啥电阻要选1M这个阻值？

一、Pierce osillator ---皮尔斯振荡器

我们都知道石英晶体振荡器可以起振的原理：芯片内部的电路与外围晶振和匹配电容组成皮尔斯振荡。如下图：

这个振荡电路很简单（一个反相器、一个电阻、晶体振荡器、两个匹配电容），并工作时比较稳定被广泛应用在时钟电路中。

以上电路的工作稳定需要满足两个条件：1.在所需的振荡频率下，环路增益的乘积必须大于或等于1；2.环路周围的相移必须为0或者2π的整数倍。

二、反馈电阻RF的作用

RF为反馈电阻，它主要是让反相器工作在放大区。

RF连接在VIN和VOUT之间，以便将放大器偏置VOUT=VIN并使其在线性区域，即以上阴影部分。而实际应用电路中很多没加这个电阻也能起振，原因是一般电路都有扰动信号，但是有些反相器不加这个电阻不能起振，因扰动信号不够强，有些外在因素晶振发生不起振的情况。

三、RF的取值：

四、RF是否需要呢，什么情况下需要？怎么确定的？

目前市面上很多芯片内部已经集成了RF，若查询芯片手册无法确认是否集成RF，可以通过以下方式测量：

在未连接晶振，匹配电容时测下反相器的输入输出的电压；拖芯片内部集成了RF，则测得的输入输出引脚的电压是vcc/2左右；若芯片内部没集成RF，则反相器将被锁存，输入输出处于逻辑1或逻辑0的状态。

无源晶振并联一个1MΩ电阻电路图

五、总结

问题描述：

在一些方案中，晶振并联1MΩ电阻时，程序运行正常，而在没有1MΩ电阻的情况下，程序运行有滞后及无法运行现象发生。

原因分析：

在无源晶振应用方案中，两个外接电容能够微调晶振产生的时钟频率。而并联1MΩ电阻可以帮助晶振起振。因此，当发生程序启动慢或不运行时，建议给晶振并联1MΩ的电阻。

这个1MΩ电阻是为了使本来为逻辑反相器的器件工作在线性区, 以获得增益, 在饱和区不存在增益, 而在没有增益的条件下晶振不起振。简而言之，并联1M电阻增加了电路中的负性阻抗（-R），即提升了增益，缩短了晶振起振时间，达到了晶振起振更容易之目的。

换一种说法，假设电路中无任何的扰动信号，晶振不可能起振。实际上反相门电路中许多电路不加这个电阻也能起振，因为一般的电路都有扰动信号，但有个别的反相门电路不加这个电阻就不能起振，因为扰动信号强度不够。

需要指出的是，在低温环境下振荡电路阻抗也会发生变化，当阻抗增加到一定程度时，晶振就会发生起振困难或不起振现象。这时，我们也需要给晶振并联1MΩ电阻，建议为了增加振荡电路稳定性，给晶振同时串联一个100Ω的电阻，这样可以减少晶振的频率偏移程度。

注：并联电阻不能太小，串联电阻不能太大。否则，在温度较低的情况下不易起振。