DDR电路的PCB布线要点

一路上

前言

本篇给大家讲讲存储器的PCB设计，详细介绍一下DDR模块电路的PCB设计要如何布局布线。以RK3588为例，DDR接口速率最高达4266Mbps设计难度大；所以强烈建议PCB使用原厂提供的DDR模板和对应的DDR固件，DDR模板是经过严格的仿真和测试验证后发布的。

在单板PCB设计空间足够的情况下，优先考虑留出DDR电路模块所需要的布局布线空间；拷贝原厂提供的DDR模板，包含芯片与DDR颗粒相对位置、电源滤波电容位置、铺铜间距等完全保持一致。

如下8张图（从上至下），分别为：L1-L8层DDR电路走线示意图。

DDR设计部分

如果自己设计PCB，请参考以下PCB设计建议，强烈建议进行仿真优化，然后与原厂FAE进行确认，确认没问题以后再进行打样调试。

Part. 1：CPU管脚，对应的GND过孔数量，建议严格参考模板设计，不能删减GND过孔。8层通孔的PCB模板，CPU管脚GND过孔设计如下图所示：

黄色为DDR管脚信号，地管脚为红色。

Part. 2：信号换层前后，参考层都为GND平面时，在信号过孔25mil（过孔和过孔的中心间距）范围内需要添加GND回流过孔（黄色为DDR信号，红色为GND信号），改善信号回流路径，GND过孔需要把信号换层前后GND参考平面连接起来。

一个信号过孔至少要有一个GND回流过孔，尽可能增加GND回流过孔数量，可以进一步改善信号质量，如下图所示：

Part. 3：GND过孔和信号过孔的位置会影响信号质量，建议GND过孔和信号过孔交叉放置，如下图所示：

虽然同样是4个GND 回流过孔，4个信号过孔在一起的情况要避免，这种情况下过孔的串扰最大。

Part. 4：8层板建议D D R信号走第一层、第六层、第八层，DQ 、DQS、地址和控制信号、CLK信号都参考完整的GND平面，如果GND平面不完整，将会对信号质量造成很大的影响。

Part. 5：如下图所示，当过孔导致信号参考层破裂时，可以考虑用GND走线优化下参考层，改善信号质量。

Part. 6：绕线自身的串扰会影响信号延时，走线绕等长时，注意按下图所示。

蛇形线是Layout中经常使用的一-类走线方式。其主要目的就是为了时序匹配。设计者首先要有这样的认识:蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。走差分线的时候应该注意尽量增加平行线段的距离(S) ，一般要求至少大于3W。

Part. 7：在做等长时，需要考虑过孔的延时，如下图所示。

Part. 8：非功能焊盘会破坏铜皮，以及增大过孔的寄生电容，需要删除过孔的非功能焊盘，做无盘设计。

Part. 9：走线距离过孔越近，参考平面越差，走线距离过孔钻孔距离建议≧ 8 mil，有空间的地方增大间距。

Part. 10：调整过孔位置，优化平面的裂缝，不要造成平面割裂，起到改善回流路径的作用，如下图所示。

Part. 11：DQS、CLK、WCLK信号需要做包地处理，包地线或铜皮建议间隔≦400mil，打一个GND过孔，如下图所示。

Part. 12：对于VDD_DDR电源，DCDC区域电源换层时，建议打≧ 6个0503过孔。

Part. 13：对于VDDQ_DDR电源，DCDC区域电源换层时，建议打≧ 6个0503过孔。

Part. 14：对于VDD2_DDR电源，DCDC区域电源换层时，建议打≧ 6个0503过孔。

Part. 15：对于VDD1_1V8_DDR电源，电源平面换层时，建议至少打≧ 2个0402过孔。

Part. 16：每个电容焊盘建议至少一个过孔，对于0603或者0805封装的电容建议一个焊盘对应两个过孔，过孔的位置要靠近管脚放置，减小回路电感。

结语

DDR的设计一直以来都是很多设计者比较关心的地方，也是让很多工程师比较头疼的问题，首先DDR的相关理论及技术难点较多，比如timing、driverstrength、 ODT等概念都需要理解。

其次从layout角度来看 ，DDR不像串行总线一样，只有几对差分线，问题很容易定位；而DDR一旦出现问题，问题定位会成为一个棘手的问题，需要做大量的测试和试验。